VERILOG
Given skeleton code and diagram.
module SR(S, R, O); … … … assign #1 O = bot;endmoudlemodule DQ(D, en, Q); … … …endmodulemodule DQ4(D, en, Q); … … DQ myDQ [0:3] (…); …endmodulemodule TestMod; reg [0:3] D; reg en; wire [0:3] Q; DQ4 myDQ4(D, en, Q); initial begin $monitor(“%4d %b %b %b”, $time, D, en, Q); $display(“Time D… en Q…”); $display(“—- —- – —-“); end always begin #1; D = 4’b0000; #1; en = 1; #1; en = 0; #1; #1; D = 4’b0001; #1; en = 1; #1; en = 0; #1; #1; D = 4’b0010; #1; en = 1; #1; en = 0; #1; #1; D = 4’b0011; #1; en = 1; #1; en = 0; #1; #1; D = 4’b0100; #1; en = 1; #1; en = 0; #1; #1; D = 4’b0101; #1; en = 1; #1; en = 0; #1; #1; D = 4’b0110; #1; en = 1; #1; en = 0; #1; #1; D = 4’b0111; #1; en = 1; #1; en = 0; #1; #1; D = 4’b1000; #1; en = 1; #1; en = 0; #1; #1; D = 4’b1001; #1; en = 1; #1; en = 0; #1; #1; D = 4’b1010; #1; en = 1; #1; en = 0; #1; #1; D = 4’b1011; #1; en = 1; #1; en = 0; #1; #1; D = 4’b1100; #1; en = 1; #1; en = 0; #1; #1; D = 4’b1101; #1; en = 1; #1; en = 0; #1; #1; D = 4’b1110; #1; en = 1; #1; en = 0; #1; #1; D = 4’b1111; #1; en = 1; #1; en = 0; #1; end initial #69 $finish;endmodule
—————————————————————————————————————————-
Need to output this.
Time D… en Q…—- —- – —- 0 xxxx x xxxx 1 0000 x xxxx 2 0000 1 xxxx 3 0000 0 0000 5 0001 0 0000 6 0001 1 0000 7 0001 0 0001 9 0010 0 0001 10 0010 1 0001 11 0010 0 0010 13 0011 0 0010 14 0011 1 0010 15 0011 0 0011 17 0100 0 0011 18 0100 1 0011 19 0100 0 0100 21 0101 0 0100 22 0101 1 0100 23 0101 0 0101 25 0110 0 0101 26 0110 1 0101 27 0110 0 0110 29 0111 0 0110 30 0111 1 0110 31 0111 0 0111 33 1000 0 0111 34 1000 1 0111 35 1000 0 1000 37 1001 0 1000 38 1001 1 1000 39 1001 0 1001 41 1010 0 1001 42 1010 1 1001 43 1010 0 1010 45 1011 0 1010 46 1011 1 1010 47 1011 0 1011 49 1100 0 1011 50 1100 1 1011 51 1100 0 1100 53 1101 0 1100 54 1101 1 1100 55 1101 0 1101 57 1110 0 1101 58 1110 1 1101 59 1110 0 1110 61 1111 0 1110 62 1111 1 1110 63 1111 0 1111 65 0000 0 1111 66 0000 1 1111 67 0000 0 0000 69 0001 0 0000ףפתפ 3 E8. 42 d2 tP D S Q. D Q SR en FF R en 3 1 a2 D-G FF S-R FF DQ 4 Show transcribed image text ףפתפ 3 E8. 42 d2 tP D S Q. D Q SR en FF R en 3 1 a2 D-G FF S-R FF DQ 4
Expert Answer
Answer to VERILOG Given skeleton code and diagram. module SR(S, R, O); … … … assign #1 O = bot; endmoudle module DQ(D, en, Q…